• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:

    公开号:WO1983003501A1
    申请号:PCT/JP1983/000090
    申请日:1983-03-25
    公开日:1983-10-13
    发明作者:Corporation Sony
    申请人:Abe, Miki；Suzuki, Tadao；
    IPC主号:H03M1-00
    专利说明:
    [0001] 細 ア ナ 口 グ zデ ィ ジ タ ル変換装 技術分野
    [0002] こ の発明は、 パ ル ス コ ー ド変調 （ P C M ) 手法に よ U変調された デ ィ ジ タ ル音声信号を扱 う 、 P C Mォ 一 デ ィ ォ · シ ス テ ム等に用い られる ア ナ ロ グ Zデ ィ ジ タ ル変換装置に関する。
    [0003] 冃 示技術
    [0004] P C Mオ ーデ ィ オ · シ ス テ ム 等に用い られる ア ナ 口 グ デ ィ ジ タ ル変換装置 と して は、 高精度の特性が得 られる カ ウ ン タ ^;の も のか'用い られる事が多い。 こ の カ ウ ン タ 式の ア ナ ロ グ zデ ィ ジ タ ル変換装置の典型的 —例は第 / 図に示される如 く の も の と される。 同図に おいて、 / は積分器で演算増 ^器 / A と コ ン デ ン サ / B と で構成されてい る。 そ して、 積分器 / の入力端 にはサ ン プ リ ン グ · ス ィ ツ チ 2 を介 して入力端子 J1 が 接続され る と 共に、 定電流源部 が接続されてい る。 サ ン プ リ ン グ · ス ィ ツ チ c2 は所定のサ ン プ リ ン グ ， パ ル ス ！5 s に よ ってオ ン · オ フ 制御され、 入力端子 J に 供給される入力 ア ナ ロ グ信号がサ ン プ リ ン グ · パ ル ス P s に応 じてス ィ ツ チ ン グされる。 積分器 / はサ ン プ リ ン グ · ス ィ ツ チ 2 ¾介 して供給される入力 ア ナ ロ グ 信号に応 じた積分を行い、 ま た、 定電流源部 ¾構成
    [0005] ( ΟΜΡΙ する第 / の定電流源 Aの定電流 I 及び第 の定電 流源 B の定電流 I / が電流ス ィ ッ チ C 及び D を 介 して供給されて、 これ ら に基づ く 積分を行 う
    [0006] 0
    [0007] 流 I 0 と 定電流 I / と の関係は、 例えば、 +
    [0008] -ο27 , I 0 = /27 I / に設定されている。 積分器 / の 出力端は比較部 の入力端に接続されている。
    [0009] 比較部 は、 第 / の比較器 A と 第 。2 の比較器 B と基準電圧源 C で構成されてお 、 第 / 及び第 2 の 比較器 A 及び B の夫 々 の比較入力端には積分器 / の 出力電 が供給され、 第 / の比較器 A の基準入力 端には基準電圧源 C か らの電圧が供給され、 第 2の 比較器 B の基準入力端は接地さ.れている。 比較部
    [0010] における 第 / の比較器 A と 第 <2 の比較器 B と の夫 々 の 出力端は制御部 及び 力 ゥ ン タ 部 7 に接続されて いる。
    [0011] 制御部 か らは上述のサ ン プ リ ン グ · パ ル ス P s が サ ン プ リ ン グ · ス ィ ッ チ c2 の制御端に供給さ れ、 また、 ϋ御信号 P / が第 / 及び第 <2 の比較器 r A及び Β の 夫 々 の制御端に供給され、 制御信号 P ュ 及び P j が電 流ス ィ ツ チ C 及び D の夫々 の制御端に供給される c そ して、 第 / の比較器 Aの比較出力 C / と 第《2 の比 較器 B の'比較出力 C 2 が制御部 に供給される。
    [0012] カ ウ ン タ 部 7 は上位カ ウ ン タ 7 A と 下位カ ウ ン タ
    [0013] 7 B で構成されてお 、 上位カ ウ ン タ 7 A のス タ ー ト 端子には制御部 か らの制御信号 C o が供給され、 こ
    [0014] il A ？
    [0015] _ OMPI
    [0016] WIPO の上位カ ウ ン タ ク Αのス ト ッ ブ端子及び下位カ ウ ン タ 7 B のス タ ー 卜 端子には第 / の比較器 Aか らの比較 出力 C / が供給される。 ま た、 下位カ ウ ン タ 7 B の ス ト ッ プ端子には第 = の比較器 B の比較出力 C «2 が供
    [0017] ¾ れる ο
    [0018] 次に、 上述の様 構成の も と に行われる ア ナ ロ グ デ ィ ジ タ ル変換動作について第 c2 ^を参照 して説明す 0
    [0019] 入力端子 J に入力ア ナ 口 グ信号が供給されてい る場 合、 第 図に示す期間 t り 〜 t / において、 第 o2 図 A に示す B く 、 サ ン プ リ ン グ · パ ル ス P s は高 レ ベ ル期 間 と な っ て サ ン プ リ ン グ · ス ィ ツ チ がオ ン と ¾ る 。 こ れに伴 ¾つて、 積分器 / で入力ア ナ ロ グ信号に応 じ た積分が行われ、 その 出力電圧 V i が第 。2 図 B に示す 様に下降 し、 こ の 出力電 E V は上記期間における、 入力端子 ？ に供給される 入力ア ナ 口 グ信号の レ.ベル と 対応 した も の と ¾ る。 時点 t / でサ ン プ リ ン グ · パル ス P s が立下 る と 、 サ ン プ リ ン グ ' ス ィ ッ チ =2 は オ フ と る ！） 、 こ の と き 、 制御部 か らの第 2 図 C に示す制 御信号 P / が立上 ] 、 比較部 の第 / の比較器 A及 び第 =2 の比較器 B が作動状態に ¾ る。 ま た、 第 <2 図 F に示す様 ¾制御信号 C が制御部 か ら上位カ ウ ン タ に供給され、 上位カ ウ ン タ 7 Αがス タ ー ト され る。 更に、 サ ン プ リ ン グ ， パルス P s の立下 におい て、 制御部 か らの第 =2 図 D に示す制御信号 P «2 及び
    [0020] O PI
    [0021] / WIPO '
    [0022] 第 。2 図 E に示す制御信号 P J が立上るので、 電流ス ィ ツ チ C 及び D がオ ン と な る。 こ れに よ つて、 積分 器 / に定電流源 A及び B の夫々 か ら定電流 I + I / が流れ、 この電流に基つ' く 積分が積分器 / で行わ れる結果、 出力電圧 V は直鎳的に上昇し、 この出力 電 Ε Υ σ が、 第 / の比較器 Αで、 基準電 源 Cか らの基準電 E V と比.較される。 そ して、 出力電圧
    [0023] が基準電 / 以上と なる時点 で、 第 / の比 較器 Aか ら第 2図 G に示す比較出力 C / が発生し、 その立上 ] で、 上位カ ウ ン タ 7 Aがス ト ッ プされる と 共に下位カ ウ ン タ 7 B がス タ ー ト される。 これに よ
    [0024] 上位力 ゥ ン タ ク Aは期間 t / 〜 t _2 において カ ウ ン.ト を行う。 そ して、 制御信号 P 2 は、 出力電 E V o が基 準電 E V / に達する と 同時に立下るので、 電流ス イ ツ チ C がオフ と 、 これに伴って第 J の定電流源
    [0025] Bか らの定電流 I / のみが積分器 / に供給される様 に ¾る。 この定電流 I / に基づぐ 積分が、 積分器 / で 行われる結果、 期間 t / 〜 t ュ では、 積分器 / の出力 電 E V o が再び直線的に上昇し、 こ の出力電圧 が 第 c2 の比較器 r B で基準電 S V. 2 (こ の例に いては
    [0026] 0 V ) と比較される。 出力電 V り が基準電圧 V «2 に 達する時点 t j において、 第 2 の比較器 B か ら第。2 図 Hに示す様な比較出力 C ュ が発生し、 その立上 ]) で 下位カ ウ ン タ 7 B がス ト ッ プする。 従って、 下位カ ウ ン タ 7 B は期間 t , 〜 t j において、 カ ウ ン ト を行う。
    [0027] リ χ u
    [0028] O PI その後、 時点 t て比較出力 C «2 が立下 ]) 、 次のサ ン プ リ ン グ · パ ル ス p S が立上る と 、 再び、 上述 と 同様 の動作が繰返される。
    [0029] そ して、 上位カ ウ ン タ 7 A の時点 t «2 における カ ウ ン ト 結果及び下位 カ ウ ン タ の時点 t 3 におけ る 力 ゥ ン ト 結果力； ラ ッ チ さ れ、 夫 々 、 シ フ ト レ ジ ス タ に 口 — ドされた後、 シ リ ア ル に 出力 されて、 積分器 / の定 電流 I ク + 1 / についての積分出力及び定電流 I / に つ い て の積分出 力 に基つ'い た 、 上位 ビ ッ ト 及び下位 ビ ッ ト カゝ ら成 る デ ィ ジ タ ル変換されたデー タ が得 られる。
    [0030] 以上の様な動作を行 う 力 ゥ ン タ 式の ア ナ 口 グ Zデ ィ ジ タ ル変換装置を用いて、 複数の入力 ア ナ ロ グ信号、 例えば、 左及び右チ ャ ン ネ ルの ス テ レ オ音声信号の夫 々 に つ い て 、 ア ナ 口 グ/デ ィ ジ タ ノレ変換を行 う 場合に は、 従来においては、 例えば、 第 J 図 に示される様に、 第 / 図に示される 回路ブ ロ ッ ク （積分器 / 〜 カ ウ ン タ 部 7 ) と 同様の回路 ブ ロ ッ ク （積分器 〜 カ ウ ン タ 部 7 ' ) をさ ら に / 系統設け、 これ ら 《=2 系統のア ナ ロ グノ デ ィ ジ タ ル変換回路系の夫 々 の入力端子に、 左及び右 チ ャ ン ネ ル の ス テ レ オ音声信号を供給する よ う に して い る。 そ して、 夭 々 の系統の カ ウ ン タ 部 7 及び 7 'の夫 々 の 出力'端に、 シ フ ト レ ジ ス タ 等のパ ラ レ ル Z シ リ ア ル変換器 ¾設けて、 右チ ャ ン ネ ル音声信号を ア ナ 口 グ デ ィ ジ タ ル変換 したデ ィ ジ タ ルデー タ と 左チ ャ ン ネ ル音声信号を ア ナ ロ グ Zデ ィ ジ タ ル変換 したデ ィ ジ
    [0031] Ο ΡΙ WIPO タ ルデー タ と を交互に シ リ ア ルデー タ と して得る様に してい る。
    [0032] しか しるが ら 、 こ の様な従来装置にあっては、 全 く 同一のア ナ ロ グ Zデ ィ ジ タ ル変換回路系を <2 系銃設け ている の で、 構成が複雑に な 、 高価にる る と い ぅ 不 都合があ る。
    [0033] ま た、 斯かる場合の従来装置 と して、 第 図に示さ れる様に、 ア ナ ロ グノデ ィ ジ タ ル変換回路系を / 系統 と し、 その積分器 / の入力端に c2 つのサ ン プ リ ン グ ' ス ィ ッ チ / 及び / ' を設けて、 これ ら ¾介 して =2 つ の入力端子 / / 及び // ' を接続する 様に し、 これ らの ス ィ ツ チ / ク 及び / ' を交互にオン とする様 制御を 行 う 制御部 ？ を設ける様に した形式 も あ る。 この場合、 入力端子 / / 及び / / ' の夫 々 に、 左及び右チ ャ ン ネ ル の ス テ レ オ音声信号を供給して、 夫 々 に つ い て の積分 勤作及び 力 ゥ ン タ 動作に基づ ぐ アナ P グ/ディ ジ タ ル 変換を交互に行い、 両チ ャ ン ネ ル の音声信号に対応 し たディ ジタ ル · デー タ を交互に得ている。
    [0034] しか し ¾力； ら 、 こ の様な従来装置にあっては、 サ ン プ リ ン グ · ス ィ ツ チ部を除き 、 ア ナ ロ グ zデ ィ ジ タ ル 変換回路系が / 系銃で済むので構成の簡易化がはかれ る も のの、 / つのアナ 口 グ zデ ィ ジタ ル変換回路系統 を つの入力 ア ナ ロ グ信号について共用 して、 交互に デ ィ ジ タ ル変換出力を得る よ う に している の で、 アナ ロ グ Zディ ジ タ ル変換に要する時間が多 〈 かかる と い
    [0035] OMPI WIPO う 不都合があ る。
    [0036] 発明 の開示
    [0037] 斯か る 点に鑑み こ の発明は、 <2 つの入力 ア ナ ロ グ信 号についての ア ナ ロ グ Zデ ィ ジ タ ル変換を、 / 系統の ア ナ ロ グ デ ィ ジ タ ル変換回路系で / つの入力ア ナ 口 グ信号についての ア ナ ロ グ/デ ィ ジ タ ル変換を行 う 場 合 と 同等の時間で行え、 しか も 、 独立 した 系統のァ ナ ロ グ//デ ィ ジ タ ル変換回路系を設け な ぐ て済む様に した、 ア ナ ロ グ Zデ ィ ジ タ ル変換装置を提供す る こ と を 目 的 と す る。
    [0038] そ して、 こ の発明 に係る アナ ロ グ Zデ ィ ジ タ ル変換 装置は、 第 / 及び第 2 の ア ナ ロ グ信号を夫 々 交互にサ ン プ リ ン グする 第 / 及び第《2 の ス ィ ッ チ と 、 サ ン プ リ ン グさ れた第 / 及び第 。2 のア ナ ロ グ信号が夫 々 供給さ れる第 / 及び第 =2 の積分器と 、 第 / の ス ィ ッ チがオ フ 状態の と き 第 / の積分器へ、 ま た、 第 =2 のス ィ ッ チが オ フ状態の と き 第 。2 の積分器へ定電流を供給する定電 流源と 、 定電流が供給されてい る時の第 / も し ぐ は第 o2 の積分器の 出力電圧 と 所定の電 と の比較に よ 得 られる比較出力が交互に供給されて、 定電流が供給さ れてい る第 / も し く は第 の積分器への定電流の供給 開始時点か ら 、 こ の定電流が供給されてい る 第 / も し ぐ は第 2 の積分器の 出力電圧が、 所定値に達す る ま で の時間に対応 したデ ィ ジ タ ル信号を 発生す る デ ィ ジ タ ル信号発生部 と を備えて構成される。 ε
    [0039] この よ う に構成され る こ の発明に係る ア ナ 口 グ /ザ イ ジ タ ル変換装置におい ては、 =2 つの入力ア ナ ロ グ信 号に対 して、 サ ン プ リ ン グ積分部を夫 々 独立に設ける と共に、 両 サ ン プ リ ン グ積分部か らの積分出力 と 所定 の電 と の比較出力 を交互に共通のデ ィ ジ タ ル信号発 生部へ供給する よ う に し、 一方の入力ア ナ ロ グ信号 に対する サ ン プ リ ン グ積分動作が行われる期間に、 他 方の入力アナ ロ グ信号に対するデ ィ ジ タ ル変換動作が 行われる よ う にされている ので、 o2 つの入力アナ ロ グ 信号の夫 々 に対 して独立 したア ナ 口 グ ディ ジ タ ル変 換回路系を設ける必要が ¾ ぐ 、 構成の簡略化をはかる こ とがで き 、 し力 も 、 =2 つの入力ァ .ナ ロ グ信号につい ての ア ナ ロ グ/デ ィ ジ タ ル変換を 、 入力ア ナ ロ グ信号 が / つの場合 と 同等の変換時間で行 う こ とがで き る。
    [0040] 図面の簡単な説明
    [0041] 第 / 図は従来知 ら れた 力 ゥ ン タ 式ア ナ 口 グ zデ ィ ジ タ ル変換装置の一例 ¾示すブ ロ ッ ク 図、 第《2 図は第 / 図に示す例の動作説明に供される 波形図、 第 J 図及び 第 図は、 夫々 、 従来の 2 入力信号アナ ロ グ Zデ イ ジ タ ル変換装置の例を示すブ ロ ッ ク 図、 第 図は この発 明に係るアナ ロ グ Zデ ィ ジ タ ル変換装置の一例を示す ブ ロ ッ ク 図、 第 図は第 図に示す例の動作説明に俱 される 波形図であ る。
    [0042] 発明を実施するための最良の形態
    [0043] 以下、 この発明 ¾実施するための最良の形態につい て、 第 図以降の図を参照 して述べる。
    [0044] 第 図は、 こ の発明に係るア ナ ロ グ Zデ ィ ジ タ ル変 換装置の一例を示す。
    [0045] 先ず、 構成を説明する に'、 c2 は第 / のア ナ ロ グ信 号が供給される入力端子で、 この入力端子 2 は電界 効果形 ト ラ ン ジス タ 下、 F E T と言 う） で成るス イ ッチ =2 / を介 して、 第 / の積分器 =2 =2 の入力端に接 続され、 こ の第 / の積分器 2 =2 の出力端は、 F E T で 成るス ィ ッ チ <2 J の入力側の端子に接続されている。
    [0046] 2 は第 c のア ナ 口 グ信号が供給される入力端子で、こ の入力端子 =2 は： F E T で成る ス ィ ツ チ ^ を介 して 第 =2の積分器。2 7 の入力端に接続され、 この第 c2 の積 分器 =2 ク の出力端は、 ； E T で成るス ィ ッ チ 2 の入 力側の端子に接続されている。 ま た、 ス ィ ッ チ 。2 / と 第 / の積分器。2 =2の入力端との接続点及びス ィ ツチ
    [0047] と 第 2 の積分器 c2 7.の入力端と の接続点は、 夫 々、
    [0048] F E T で成るス ィ ッ チ ·2 及び c を介 して、 前述の 第 / 図における定電流源部 と 同様の、 第 / 及び第
    [0049] の定電流源 3 及び Jo Bと 電流ス ィ ツ チ 0"c2C及び J=2D
    [0050] と ¾含む定電流源部 ό> c2の電流出力端に接続されてい る 。 ス ィ ッ チ o2 J と ス ィ ッ チ c2 ^ の夫 々 の制御端の間 には、 ィ ン パ ー タ J ： ^挿入されている。
    [0051] ス ィ ツ チ o2 J と ス ィ ツ チ o2 ^ の 夫 々 の出力側の端子 は共通接続され、 その共通接続点は、 前述の第 / 図に おける比較部 と 同様の比較部 J / の入力端に接続さ
    [0052] ΟΜΡΙ
    [0053] / ΥΙΡΟ . ί 0
    [0054] れてい る 。 比較部 J / の c2 つの 出力端、 即ち、 第 / の 比較器 J /Aか らの比較出力 C / が送出される 出力端と、 第 の比較器 か らの比較出力 C 2 が送出 される 出 力端の夫々 は、 上位カ ウ ン タ 及び下位カ ウ ン タ と 夫々 の 力 ゥ ン タ に対する ラ ツ チ回路 と を含む信号処理回路 J の入力端に接続されてい る。 更に、 こ の 信号処理 回路 の 出力端は シ フ ト レ ジ ス タ J に接続されて い る。
    [0055] そ して、 ス イ ツ チ 及び の夫々 の制御 端及びィ ン バ ー タ の入力端は共通接続され、 イ ン バ ー タ J J の入力端に接続される。 ま た、 イ ンパ ー タ 3 J の 出力端は、 ス ィ ツ チ 及び の夫々 の制御 端に接続されて る
    [0056] —方、 ビ ッ ト ク π"ッ ク 発生回路 J の 出力端は y "分 周回路 J 7 の入力端に接続され、 の "^分周回路 3 7 の 出力端は、 イ ン バ 一 タ ？ f を介 して シ フ ト レ ジ ス タ
    [0057] /
    [0058] 3 の シ フ ト ク 口 ッ ク 供給端に接続されている S 分
    [0059] /
    [0060] 周回路 J 7 の 出力端は、 更に、 了分周回路 J ヲ を介 し て イ ン バ 一 タ の入力端に接続されている。
    [0061] 次に、 上述の様に構成された こ の発明に係る ア ナ 口 グ/デ ィ ジ タ ル変換装置の動作を、 第 έ 図の波形図を 参照 して説明する。 ビ ッ ト ク ロ ッ ク 発生回路 J か ら 発生する 、 第 έ 図 A に示す ビ ッ ト ク ロ ッ ク B C は、 j 分周回路 3 7 に よ つて 7分周されて、 第 図 B に示す 倍周 ワ ー ドク ロ ッ ク · W C と な ]？ 、 の倍局 ヮ / /
    [0062] ク ロ ッ ク 2 ' W C は ^ "分周回路 J ヲ に よ って ^ "分周さ れて、 第 図 C に示す ワ ー ドク ロ ッ ク W C と ¾ る。 こ の ワ ー ドク ロ ッ ク は、 イ ンパー タ J J に よ って反 転され、 第 図 D に示す ワ ー ドク ロ ッ ク W C が得 られ 今、 入力端子 2 に第 / のア ナ ロ グ信号が供給され、 入力端子 =2 に第 。2 のア ナ ロ グ信号が供給されている 場合、 期間 T 〜 T «2 に おいては、 ワ ー ドク ロ ッ ク
    [0063] が低 レベル で ヮ 一 ド ク 口 ッ ク W C カ 高 レベ ル と る。 こ れに伴って、 ス ィ ッ チ ， c2 及び c2 J が才 ン と るつて、 ス ィ ッ チ ο2 / , 及び o2 力 オ フ と る。 この為、 入力端子 2 に供^された第 =2 のア ナ 口 グ信号が、 ス ィ ッ チ 《2 を介 して第 2 の積分器。2 7 の 入力端に供給される。 この第。2 の積分器 2 ク では、 供 給されたア ナ ロ グ信号に応 じた積分が行われ、 その 出 力電圧 V L は第 図 E に示す様に.徐 々 に下降する。 こ の出力電圧 V L は期間 T O 〜 T 2 において入力端子
    [0064] o2 に供給さ れる 第 《2 の アナ 口 グ信号の レ ベ ル に対応 した も の と な る。
    [0065] ま た、 こ の期間 T o 〜 T 2 に、 入力端子 <2 に供給 される 第 / のア ナ ロ グ信号が、 時点 Τ 以前にス イ ツ チ / を介 して第 / の積分器 c2 <2 に供給され、 こ れに 応 じた積分がな されて得 られた第 / の積分器 =2 の出 カ電 E V R が、 ス ィ ッ チ c2 J を介 して比較部 J / の入 力端に供給される。 これ と 同時に、 時点 で、 第 /
    [0066] OMPI / 2
    [0067] 図及び第 2 図を参照 して説明 した と 同様の、 制御信号 P ュ 及び P 3 の夫々 に よ 、 定電流源部 J =2 の電流ス イ ッ チ J<2 C及び J o2Dが共にオ ン と され、 第 / 及び第 J の定電流源 c2A及び J<2 Bの夫々 か らの定電流 i ク 及び i / が加え合わされた定電流 i σ + i / が第 / の積分 器 =2 ο2 を流れる。 こ れに よ ] 、 こ の第 / の積分器 =2 =2 の 出力電圧 V R が、 第 έ 図 F に示す様に直線的に増加 する。 ま た、 第 ά 図 G に示す制御信号 C c が立下って、 信号処理回路 J 中の上位カ ウ ン タ がス タ ー 卜 する。 な お、 この時、 比較部 J / には、 第 / 図及び第 2 図を 参照 して説明 した と 同様の、 制御信号 P / が高 レ ベ ル を も って供給されてい る ので、 こ の比較部 J / は作動 状態にあ る。 そ して、 出力電圧 の レベル と 比較部 3 / の基準電 Ε源 J Cの基準電 Ε ν / と の比較が、 第 / の比較器 J /Αに よって な され、 両者が一致 した時点 で比較出力 C / が信号処理回路 3 に供給され、 その 中の、 第 図 G に示す制御信号 C c の立下 U でス タ ー ト された、 上位カ ウ ン タ がス ト ッ プされる と 共に、 下 位カ ウ ン タ がス タ ー ト される 。 こ れ と 同時に制御信号 Ρ ·ζ が立下 ] 、 電流ス ィ ッ チ v o2Cがオ フ と ¾つて、 第 / の積分器 2 o2 への電流供給は、 第 / の定電流源
    [0068] か らの定電流 i が断たれ、 第 2 の定電流源 J、 ，3か ら. の定電流 i / のみ と ¾ る。 こ の第 の定電流源 カ らの電流供給に よ って、 更に、 出力電 E V R の電 EEが 匼線的に上昇 し、 こ の時の 出力電 E V R は第 の比較
    [0069] OMEI / 3
    [0070] 器 J/Bに おいて 、 比較部 J / の基準電 E v j ( V) と の比較がる される。 そ して、 両者が一致 した時点で、 第 c2 の比較器 J/Bか ら比較出力 C が信号処理回路 j に供給され、 その中の下位カ ウ ン タ がス ト ッ プさ れる。 な お、 制御信号 C c はその立上 ] において、 信 号処理回路 J 中の ラ ツ チ回路に よ る上位及び下位力 ゥ ン タ の ラ ツ チを行い、 その立下 ] において上位カ ウ ン タ の リ セ ッ ト 及びス タ ー ト を行わせる。
    [0071] 更に、 こ の期間 T 〜 に、 時点 Τ ク 以前に'、 信 号処理回路 J 内で ラ ッ チされた、 第 =2 の ア ナ ロ グ信 号に対応 した上位カ ウ ン タ のデー タ と 下位カ ウ ン タ の デー タ と の両者 D L が、 第 図 H に示す倍周 ヮ 一 ドク ロ ッ ク ' W C の高 レ ベ ル期間 （期間 Τ ί？ 〜 T / ) に おいて、 シ フ ト レ ジ ス タ J に ロ ー ドされ、 ま た、 低 レ ベ ル期間 （期間 T / 〜 T «2 ) におい て 、 シ フ ト レ ジ ス タ J か ら シ リ ア ル に 出力 されて、 第 図. I に示す 様に、 第 のア ナ 口 グ信号についてのデ ィ ジ タ ル変換 出力 D A T A Lが得 られる。
    [0072] 次に、 期間 T «2 〜 T においては、 ワ ー ドク ロ ッ ク
    [0073] W C 及び W C の状態が期間 Τ 〜 Τ 2 におけ る状態に 対 て反転 した も の と る る。 従って、 ス ィ ッ チ ο2 ，
    [0074] =2 及び =2 0* がオ フ と ¾つて、 ス ィ ッ チ =2 / ， 及 び ο2 がオ ン と な る。 この為、 期間 T o T j におい て 、 第 =2 の積分器 。2 7 で積分がな されて得 られた出力 電圧 V L は、 ス ィ ッ チ c2 ^ を介 して比較部 J / の入力
    [0075] U上、 · (J
    [0076] OMPI / 屮
    [0077] 端に供給される。 これと同時に、 時点 T 2 において、 前 した期間 Τ ί？ 〜 T 2 における説明 と同様に、 制御 信号 Ρ 2 ， Ρ 3 に基づいて第 c の積分器 2 7へ定電流 源部 J ο2 か らの定電流の供給が開始される。 従って、 信号処理回路 J で、 第 =2のアナ ロ グ信号に対応する 上位カ ウ ン タ及び下位カ ウ ン タ の カ ウ ン ト 動作及びラ ツ チ ^行われる。
    [0078] ま た、 この期間 T 〜 T に、 時点 以前で信号 処理回路 J 内でラ ッ チされた、 期間 Τ Τ にお ける第 / のアナ ロ グ信号に対応した上位カ ウ ン タ のデ — タ と下位カ ウ ン タ のデー タ との両者 D R が、 倍周ヮ
    [0079] — ドク ロ ッ ク 《2 * W C の高 レ ベ ル期間 （期間 T 〜
    [0080] T j ) において シ フ ト レ ジ ス タ " に ロ ー ドされ、 低 レ ベ ル期間 （期間 T <？ 〜 T ） において シ フ ト レ ジス タ "か ら シ リ ア ルに ffi力されて、 第 図 I に示す様 に、 第 / のアナ ロ グ信号についてのディ ジタ ル変換出 力 D A T A Rが得られる。
    [0081] 期間 T 以降においては、 上述の期間 T o 〜 T ^ に おける動作が繰返し行われる事になる。
    [0082] 以上、 要するに、 ワ ー ドク ロ ッ ク W C の低レ ベ ル期 間においては、 第 o2 のア ナ ロ グ信号についての サ ン プ リ ン グが行われる と共に、 第 / のアナ ロ グ信号につい ての上位ビ ッ ト デー タ と下位ビ ッ ト デー タ が求め られ て ラ ッチされ、 ワ ー ドク ロ ッ ク W C の高レ ベ ル期間に おいては、 第 / の ア ナ ロ グ信号の サ ン プ リ ン グが行わ
    [0083] ΟΜΡΙ / S
    [0084] れる と 共に、 第 o2 のア ナ ロ グ信号の上位 ビ ッ ト デー タ と 下位 ビ ッ ト デー タ が求め られ、 ラ ッ チ される のであ る。 そ して、 ワ ー ドク ロ ッ ク W C の低 レ ベ ル期間にお いて、 第 c2 のア ナ ロ グ信号に対応す る 上位 ビ ッ ト デ ー タ と 下位 ビ ッ ト デー タ と で形成されたデ ィ ジ タ ル変 換出力カ 得 られ、 ヮ 一 ド ク 口 ッ ク W C の高 レ ベ ル期間 において第 / の ア ナ ロ グ信号に対応する 、 上位 ビ ッ ト デー タ と下位 ビ ッ ト デー タ と で形成されたデ ィ ジ タ ル 変換出力が得 られ る のであ る。
    [0085] なお、 上述の例に於いては、 第 / 及び第 2 の積分器 か ら の積分出力が、 交互に、 いずれかの積分出力 と 所 定の電 E と の比較を行い、 その比較出力 を カ ウ ン タ と ラ ツ チ回路 と を含む信号処理回路へ供給す る共通の比 較部に供給される よ う に な されてい るが、 第 / 及び第 =2 の積分器の 出力側に各々 か ら の積分出力 と 所定の電 E と の比較を 個別に行 う 比較部を夫 々 設け、 これ ら 《2 つの比較部か らの比較出力を交互に カ ウ ン タ と ラ ツ チ 回路 と を含む信号処理回路へ供給す る よ う に して も よ い o
    [0086] ま た、 ラ ッ チ さ れた上位及び下位カ ウ ン タ のデー タ を シ フ ト レ ジ ス タ に ロ ー ド し、 ま た、 シ フ ト レ ジ ス タ か ら送 出す タ イ ミ ン グ及び時間幅は、 上述の実施例 に—限 られる こ と な ぐ 、 ワ ー ドク ロ ッ ク の 周期内で必 要に応 じた選択がる されて よ い こ と 勿論であ る。
    [0087] 上述の如 く に して、 こ の発明 に係 る ア ナ ロ グ デ ィ
    [0088] 、 *
    [0089] Ο ΡΙ / 6
    [0090] ジ タ ル変換装置においては、 c2 つの入力 ア ナ ロ グ信号 に対 して、 サ ン プ リ ン グ積分部を夫 々 独立に設ける と 共に、 両サ ン プ リ ン グ積分部か らの積分出力に も とず く 信号出力を交互に共通のディ ジ タ ル変換出力導出部 へ供給する よ う にな し、 一方の入力ア ナ ロ グ信号に対 する サ ン プ リ ン グ積分動作が行われる期間に、 他方の 入力アナ ロ グ信号に対するデ ィ ジ タ ル変換動作が行わ れる よ う にされてい るのであ る。
    [0091] 産業上の利用可能性
    [0092] こ の発明に係る ア ナ 口 グ/デ ィ ジ タ ル変換装置は、
    [0093] » つの入力アナ ロ グ信号の夫々 に対す る精度の高いデ イ ジ タ ル変換を行 う こ とがで き 、 例えば、 P C Mォ一 ディ ォ 《 ディ ス ク · シ ス テ ム あ るいは P C Mオ ーディ ォ · テープ · シス テ ム における 、 ス テ レ オ音声信号を デ ィ ス ク あ るいはテープに記録する に際 して左チャ ン ネ ル及び右チ ャ ン ネ ルアナ 口 グ音声信号 ¾ 夫 々 P C M デ ィ ジ タ ル音声信号に変換する.ため—の、 P C M音声信 号記録用ア ナ ロ グ/デ ィ ジタ ル変換部を形成すべ く 用 い る に好適であ る。
    [0094] O PI
    [0095] , 醫 O
    权利要求:
    Claims
    請求の範囲
    /. 第 / の ア ナ ロ グ信号及び第 のア ナ ロ グ信号を夫 々 交互にサ ン プ リ ン グする第 / のス ィ ツ チ（《 及び第 の ス ィ ツ チ（ と 、 サ ン プ リ ン グ さ れた上記第 / 及 び第 のア ナ 口 グ信号が夫 々 供給される第 / の積分器 及び第 の積分器（ と 、 上記第 / の ス ィ ッ チ がオ フ 状態の と き 上記第 / の積分器（ へ、 ま た、 上記第 の ス ィ ツ チ（。 ）がオ フ 状態の と き 上記第 の 積分器（ へ定電流を供給する定電流源 と 、 上記 定電流が供給されている時の上記第 / も し く は第 の 積分器の出力電圧 と 所定の電圧 と の比較出力が芡互に 供給されて、 上記定電流が供給されてい る上記第 / も し く は第 の積分器への上記定電流の供給開始時点か ら、 該定電流が供給されてい る上記第 / も し く は第 の積分器の 出力電圧が、 所定値に達す る ま での時間に 対応 したデ ィ ジ タ ル信号を発生するデ ィ ジ タ ル信号発 生部 （ J ， 3 ) と を備えたア ナ ロ グ Ζデ ィ ジ タ ル 変換装置。 c2. 上記デ ィ ジ タ ル信号発生部が、 上記比較出力 に よ 制御される カ ウ ン タ と 該 カ ウ ン タ に対す る ラ ツ チ回 路 と を含む信号処理回络（J ）と 、 該信号処理回路 の 出力が供給される シ フ ト レ ジ ス タ （ J ）と で構成され た請求の範囲第 / 項記載の ア ナ ロ グ Zデ ィ ジ タ ル変換
    OMPI
    、U P ί¾ΛΤ。、。 / ^
    3. 上記デ ィ ジ タ ル信号発生部 （ J ， J ） の入力 側に、 上記第 / 及び第 =2の積分器 3 ： 2 7 ) の出 カ電 Eと基準電圧と の比較を行い、 上記比較出力を発 生せしめる比較部（J/)が設け られた請求の範囲第 項 記載のア ナ ロ グノデ ィ ジ タ ル変換装置。 屮. 上記第 / の ス ィ ッ チ（2/)及び第 2の ス ィ ッ チ（=2 ） がいずれ も 電界劾杲 ト ラ ン ジス タ を 用いて形成さ れた 請求の範囲第 / 項記載のアナ ロ グ zディ ジタ ル変換装
    O PI
    Ii-Ό
    类似技术:
    公开号 | 公开日 | 专利标题
    KR101312813B1|2013-09-27|아날로그·디지털 변환 회로
    DE2838849C2|1989-11-02|
    US20130002467A1|2013-01-03|Two-stage analog-to-digital converter using sar and tdc
    US3337814A|1967-08-22|Phase comparator for use in frequency synthesizer phase locked loop
    US5689257A|1997-11-18|Skewless differential switch and DAC employing the same
    EP0227871B1|1994-11-30|Parallel algorithmic digital to analog converter
    EP1066684B1|2007-06-06|Circuit and method for reducing sampling noise
    Gordon1978|Linear electronic analog/digital conversion architectures, their origins, parameters, limitations, and applications
    CA2166172C|2004-12-07|Delta sigma analog-to-digital converter with temporally interleaved architecture
    US2885662A|1959-05-05|Analog-to-difunction converters
    US6771201B1|2004-08-03|Hybrid photonic analog to digital converter using superconducting electronics
    US5539405A|1996-07-23|DAC achieving monotonicity with equal sources and shift array therefor
    US3446989A|1969-05-27|Multiple level logic circuitry
    van de Plassche1978|A sigma-delta modulator as an A/D converter
    US3699566A|1972-10-17|Delta coder
    EP0212997A3|1989-02-08|Semiconductor integrated circuit adapted to carry out a test operation
    CN1374729A|2002-10-16|使用充/放电复制电流的直接模数转换测量电池充放电电流的方法和装置
    US20050159126A1|2005-07-21|Apparatus and method of interruptible analog input
    US3603977A|1971-09-07|Digital-to-analog converter utilizing pulse duration modulation
    US5889487A|1999-03-30|Flash analog-to-digital converter with latching exclusive or gates
    US4410879A|1983-10-18|High resolution digital-to-analog converter
    WO2004032330A1|2004-04-15|Pulse width modulation analog to digital conversion
    US4211999A|1980-07-08|Converter for converting a high frequency video signal to a digital signal
    EP2484014B1|2019-01-09|Charge-sharing digital to analog converter and successive approximation analog to digital converter
    US6949970B2|2005-09-27|Voltage standard apparatus
    同族专利:
    公开号 | 公开日
    AU1371583A|1983-10-24|
    NL190258C|1993-12-16|
    GB2128826B|1986-01-29|
    KR900008798B1|1990-11-29|
    NL8320085A|1984-02-01|
    NL190258B|1993-07-16|
    KR840004333A|1984-10-10|
    US4649372A|1987-03-10|
    EP0108812B1|1990-06-13|
    AU558940B2|1987-02-12|
    EP0108812A1|1984-05-23|
    EP0108812A4|1988-06-15|
    GB8330907D0|1983-12-29|
    DE3338544T|1984-03-22|
    JPS58164318A|1983-09-29|
    GB2128826A|1984-05-02|
    DE3338544C2|1993-01-14|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    1983-10-13| AL| Designated countries for regional patents|Designated state(s): FR |
    1983-10-13| AK| Designated states|Designated state(s): AU DE GB NL US |
    1983-11-29| WWE| Wipo information: entry into national phase|Ref document number: 1983900968 Country of ref document: EP |
    1984-03-22| WWE| Wipo information: entry into national phase|Ref document number: 3338544 Country of ref document: DE |
    1984-03-22| RET| De translation (de og part 6b)|Ref document number: 3338544 Country of ref document: DE Date of ref document: 19840322 |
    1984-05-23| WWP| Wipo information: published in national office|Ref document number: 1983900968 Country of ref document: EP |
    1990-06-13| WWG| Wipo information: grant in national office|Ref document number: 1983900968 Country of ref document: EP |
    优先权:
    申请号 | 申请日 | 专利标题
    JP57/47607820325||1982-03-25||
    JP4760782A|JPS58164318A|1982-03-25|1982-03-25|Analog/digital converter|GB8330907A| GB2128826B|1982-03-25|1983-03-25|Analog/digital converter|
    NLAANVRAGE8320085,A| NL190258C|1982-03-25|1983-03-25|Analog / digital converter.|
    [返回顶部]